电子封装技术论文怎么写

微电子科学与工程专业解读与就业学科门类：工学专 业 类：电子信息类专业名称：微电子科学与工程培养目标： 本专业培养德、智、体等方面全面发展，具备微电子科学与工程专业扎实的自然科学基础、系统的专业知识和较强的实验技能与工程实践能力，能在微电子科学技术领域从事研究、开发、制造和管理等方面工作的专门人才。 培养要求： 本专业学生要求在物理学、电子技术、计算机技术和微电子学等方面掌握扎实的基础理论，掌握微电子器件及集成电路的原理、设计、制造、封装与应用技术，接受相关实验技术的良好训练，掌握文献资料检索基本方法，具有较强的实验技能与工程实践能力，在微电子科学与工程领域初步具有研究和开发的能力。 毕业生应获得以下几方面的知识和能力： 1．具有较好的人文社会科学素养、创新精神和开阔的科学视野； 2．树立终身学习理念，具有较强的在未来生活和工作中继续学习的能力； 3．具有较扎实的自然科学基本理论基础； 4．具备微电子材料、微电子器件、大规模集成电路、集成系统、计算机辅助设计、封装技术和测试技术等方面的理论基础和实验技能； 5．了解本专业领域的科技发展动态及产业发展状况，熟悉国家电子信息产业政策及国内外有关知识产权的法律法规； 6．掌握文献检索及运用现代信息技术获取相关信息的基本方法； 7．具有归纳、整理和分析实验结果以及撰写论文、报告和参与学术交流的能力。 主干学科： 微电子学、电子科学与技术。 核心知识领域： 电路理论、电子技术基础、信号与系统、电磁场与电磁波、半导体物理、微电子器件原理、集成电路设计原理、微电子工艺原理、集成电路封装与系统测试、嵌入式系统原理与设计、电子设计自动化基础等。 核心课程示例： 示例一：电路分析原理（64学时）、徽电子与电路基础（48学时）、信号与系统（48学时）、半导体物理（64学时）、电子线路A（48学时）、数字逻辑电路（48学时）、数字集成电路设计（48学时）、集成电路工艺原理（48学时）、半导体器件物理（48学时）、数字集成电路原理（64学时）、电子系统设计（64学时）、集成电路计算机辅助设计（48学时）。 示例二：电路分析理论（48学时）、电磁场理论（48学时）、模拟电子线路（64学时）、信号与系统（64学时）、数字电子线路（64学时）、固体物理学（64学时）、半导体物理学（64学时）、集成电路原理与设计（64学时），半导体器件物理（64学时）、微电子制造科学原理（48学时）。 示例三：核心必修课，包括电路分析（54学时）、模拟电子技术（48学时）、数字电子技术（48学时）、固体物理（48学时）、半导体物理（48学时）、半导体器件物理（64学时）、半导体工艺原理（48学时）；专业方向核心限选课，包括半导体集成电路原理与设计（32学时）、集成电路CAD（32学时）、集成电路工艺设计（32学时）、半导体光电材料（32学时）、半导体光电器件原理（32学时）、半导体光电器件工艺（32学时）。 主要实践性教学环节： 金工实习、电子工艺实习、课程设计、生产实习、毕业设计（论文）等。 主要专业实验： 电路实验、电子技术实验、信号与系统实验、半导体基础实验以及微电子技术专业实验等。 修业年限：四年。 授予学位：工学学士或理学学士。就业方向： 在微电子科学技术领域从事研究、开发、制造和管理等方面工作。

1、电子封装技术专业大学学习《电子工艺材料》、《微连接技术与原理》、《电子封装可靠性理论与工程》、《电子制造技术基础》、《电子组装技术》、《半导体工艺基础》、《先进基板技术》、《MEMS和微系统封装基础》、《表面组装技术》、《电子器件与组件结构设计》、《光电子器件与封装技术》。2、电子封装技术专业毕业生具有扎实的、深入的高等数理基础和专业理论基础;外语水平高，听、说、读、写能力强;具有较强的知识更新能力、创新能力和综合设计能力;具有一定的学科前沿知识和良好的从事科学研究工作的能力;毕业后可在通信、电子、计算机、航空航天、集成电路、半导体器件、微电子与光电子、自动化等领域的企事业单位从事电子产品设计、制造、工艺、测试、研发、管理和经营销售等方面工作，也可攻读工学、工程硕士、博士学位。3、电子封装技术主要研究封装材料、封装结构、封装工艺、互连技术、封装布线设计等方面的基本知识和技能，涉及元器件封装、光电器件制造与封装、太阳能光伏技术、电子组装技术等，进行电子封装产品的设计、与集成电路的连接等。例如：电脑主机外壳的设计制造、电视机外壳安装与固定等。4、电子封装技术专业排名靠前的大学：北京理工大学、哈尔滨工业大学、西安电子科技大学、桂林电子科技大学。

集成电路芯片封装技术浅谈 自从美国Intel公司1971年设计制造出4位微处a理器芯片以来，在20多年时间内，CPU从Intel4004、80286、80386、80486发展到Pentium和PentiumⅡ，数位从4位、8位、16位、32位发展到64位;主频从几兆到今天的400MHz以上，接近GHz;CPU芯片里集成的晶体管数由2000个跃升到500万个以上;半导体制造技术的规模由SSI、MSI、LSI、VLSI达到 ULSI。封装的输入/输出（I/O）引脚从几十根，逐渐增加到几百根，下世纪初可能达2千根。这一切真是一个翻天覆地的变化。 对于CPU，读者已经很熟悉了，286、386、486、Pentium、Pentium Ⅱ、Celeron、K6、K6-2 ……相信您可以如数家珍似地列出一长串。但谈到CPU和其他大规模集成电路的封装，知道的人未必很多。所谓封装是指安装半导体集成电路芯片用的外壳，它不仅起着安放、固定、密封、保护芯片和增强电热性能的作用，而且还是沟通芯片内部世界与外部电路的桥梁--芯片上的接点用导线连接到封装外壳的引脚上，这些引脚又通过印制板上的导线与其他器件建立连接。因此，封装对CPU和其他LSI集成电路都起着重要的作用。新一代CPU的出现常常伴随着新的封装形式的使用。 芯片的封装技术已经历了好几代的变迁，从DIP、QFP、PGA、BGA到CSP再到MCM，技术指标一代比一代先进，包括芯片面积与封装面积之比越来越接近于1，适用频率越来越高，耐温性能越来越好，引脚数增多，引脚间距减小，重量减小，可靠性提高，使用更加方便等等。 下面将对具体的封装形式作详细说明。 一、DIP封装 　70年代流行的是双列直插封装，简称DIP(Dual In-line Package)。DIP封装结构具有以下特点: 适合PCB的穿孔安装; 比TO型封装(图1)易于对PCB布线; 操作方便。 　DIP封装结构形式有:多层陶瓷双列直插式DIP，单层陶瓷双列直插式DIP，引线框架式DIP(含玻璃陶瓷封接式，塑料包封结构式，陶瓷低熔玻璃封装式)，如图2所示。 　衡量一个芯片封装技术先进与否的重要指标是芯片面积与封装面积之比，这个比值越接近1越好。以采用40根I/O引脚塑料包封双列直插式封装(PDIP)的CPU为例，其芯片面积/封装面积=3×3/24×50=1：86,离1相差很远。不难看出，这种封装尺寸远比芯片大，说明封装效率很低，占去了很多有效安装面积。 　Intel公司这期间的CPU如8086、80286都采用PDIP封装。 二、芯片载体封装 　80年代出现了芯片载体封装，其中有陶瓷无引线芯片载体LCCC(Leadless Ceramic Chip Carrier)、塑料有引线芯片载体PLCC(Plastic Leaded Chip Carrier)、小尺寸封装SOP(Small Outline Package)、塑料四边引出扁平封装PQFP(Plastic Quad Flat Package)，封装结构形式如图3、图4和图5所示。 　以5mm焊区中心距，208根I/O引脚的QFP封装的CPU为例，外形尺寸28×28mm，芯片尺寸10×10mm，则芯片面积/封装面积=10×10/28×28=1：8，由此可见QFP比DIP的封装尺寸大大减小。QFP的特点是: 适合用SMT表面安装技术在PCB上安装布线; 封装外形尺寸小，寄生参数减小，适合高频应用; 操作方便; 可靠性高。 　在这期间，Intel公司的CPU，如Intel 80386就采用塑料四边引出扁平封装PQFP。 三、BGA封装 　90年代随着集成技术的进步、设备的改进和深亚微米技术的使用，LSI、VLSI、ULSI相继出现，硅单芯片集成度不断提高，对集成电路封装要求更加严格，I/O引脚数急剧增加，功耗也随之增大。为满足发展的需要，在原有封装品种基础上，又增添了新的品种--球栅阵列封装，简称BGA(Ball Grid Array Package)。如图6所示。 　BGA一出现便成为CPU、南北桥等VLSI芯片的高密度、高性能、多功能及高I/O引脚封装的最佳选择。其特点有: I/O引脚数虽然增多，但引脚间距远大于QFP，从而提高了组装成品率; 虽然它的功耗增加，但BGA能用可控塌陷芯片法焊接，简称C4焊接，从而可以改善它的电热性能: 厚度比QFP减少1/2以上，重量减轻3/4以上; 寄生参数减小，信号传输延迟小，使用频率大大提高; 组装可用共面焊接，可靠性高; BGA封装仍与QFP、PGA一样，占用基板面积过大; 　Intel公司对这种集成度很高(单芯片里达300万只以上晶体管)，功耗很大的CPU芯片，如Pentium、Pentium Pro、Pentium Ⅱ采用陶瓷针栅阵列封装CPGA和陶瓷球栅阵列封装CBGA，并在外壳上安装微型排风扇散热，从而达到电路的稳定可靠工作。 四、面向未来的新的封装技术 　BGA封装比QFP先进，更比PGA好，但它的芯片面积/封装面积的比值仍很低。 Tessera公司在BGA基础上做了改进，研制出另一种称为μBGA的封装技术，按5mm焊区中心距，芯片面积/封装面积的比为1:4，比BGA前进了一大步。 　1994年9月日本三菱电气研究出一种芯片面积/封装面积=1:1的封装结构，其封装外形尺寸只比裸芯片大一点点。也就是说，单个IC芯片有多大，封装尺寸就有多大，从而诞生了一种新的封装形式，命名为芯片尺寸封装，简称CSP(Chip Size Package或Chip Scale Package)。CSP封装具有以下特点: 满足了LSI芯片引出脚不断增加的需要; 解决了IC裸芯片不能进行交流参数测试和老化筛选的问题; 封装面积缩小到BGA的1/4至1/10，延迟时间缩小到极短。 　曾有人想，当单芯片一时还达不到多种芯片的集成度时，能否将高集成度、高性能、高可靠的CSP芯片(用LSI或IC)和专用集成电路芯片(ASIC)在高密度多层互联基板上用表面安装技术(SMT)组装成为多种多样电子组件、子系统或系统。由这种想法产生出多芯片组件MCM(Multi Chip Model)。它将对现代化的计算机、自动化、通讯业等领域产生重大影响。MCM的特点有: 封装延迟时间缩小，易于实现组件高速化; 缩小整机/组件封装尺寸和重量，一般体积减小1/4，重量减轻1/3; 可靠性大大提高。 　随着LSI设计技术和工艺的进步及深亚微米技术和微细化缩小芯片尺寸等技术的使用，人们产生了将多个LSI芯片组装在一个精密多层布线的外壳内形成MCM产品的想法。进一步又产生另一种想法:把多种芯片的电路集成在一个大圆片上，从而又导致了封装由单个小芯片级转向硅圆片级(wafer level)封装的变革，由此引出系统级芯片SOC(System On Chip)和电脑级芯片PCOC(PC On Chip)。 随着CPU和其他ULSI电路的进步，集成电路的封装形式也将有相应的发展，而封装形式的进步又将反过来促成芯片技术向前发展。