发布时间：
工程硕士的学位论文的选题可以直接来源于生产实际或具有明确的生产背景和应用价值。学位论文选题应具有一定的先进性和技术难度，能体现工程硕士研究生综合运用科学理论、方法和技术手段解决工程实际问题的能力。学位论文选题可以是一个完整的集成电路工程项目，可以是工程技术研究专题，也可以是新工艺、新设备、新材料、集成电路与系统芯片新产品的研制与开发。学位论文应包括：课题意义的说明、国内外动态、设计方案的比较与评估、需要解决的主要问题和途径、本人在课题中所做的工作、理论分析、设计计算书、测试装置和试验手段、计算程序、试验数据处理、必要的图纸、图表曲线与结论、结果的技术和经济效果分析、所引用的参考文献等，与他人合作或前人基础上继续进行的课题，必须在论文中明确指出本人所做的工作。
单片集成电路工艺利用研磨、抛光、氧化、扩散、光刻、外延生长、蒸发等一整套平面工艺技术，在一小块硅单晶片上同时制造晶体管、二极管、电阻和电容等元件，并且采用一定的隔离技术使各元件在电性能上互相隔离。然后在硅片表面蒸发铝层并用光刻技术刻蚀成互连图形，使元件按需要互连成完整电路，制成半导体单片集成电路。随着单片集成电路从小、中规模发展到大规模、超大规模集成电路，平面工艺技术也随之得到发展。例如，扩散掺杂改用离子注入掺杂工艺；紫外光常规光刻发展到一整套微细加工技术，如采用电子束曝光制版、等离子刻蚀、反应离子铣等；外延生长又采用超高真空分子束外延技术；采用化学汽相淀积工艺制造多晶硅、二氧化硅和表面钝化薄膜；互连细线除采用铝或金以外，还采用了化学汽相淀积重掺杂多晶硅薄膜和贵金属硅化物薄膜，以及多层互连结构等工艺。薄膜集成电路工艺整个电路的晶体管、二极管、电阻、电容和电感等元件及其间的互连线,全部用厚度在1微米以下的金属、半导体、金属氧化物、多种金属混合相、合金或绝缘介质薄膜，并通过真空蒸发工艺、溅射工艺和电镀等工艺重叠构成。用这种工艺制成的集成电路称薄膜集成电路。薄膜集成电路中的晶体管采用薄膜工艺制作, 它的材料结构有两种形式：①薄膜场效应硫化镉和硒化镉晶体管，还可采用碲、铟、砷、氧化镍等材料制作晶体管；②薄膜热电子放大器。薄膜晶体管的可靠性差，无法与硅平面工艺制作的晶体管相比，因而完全由薄膜构成的电路尚无普遍的实用价值。实际应用的薄膜集成电路均采用混合工艺，也就是用薄膜技术在玻璃、微晶玻璃、镀釉或抛光氧化铝陶瓷基片上制备无源元件和电路元件间的互连线，再将集成电路、晶体管、二极管等有源器件的芯片和不便用薄膜工艺制作的功率电阻、大电容值的电容器、电感等元件用热压焊接、超声焊接、梁式引线或凸点倒装焊接等方式组装成一块完整电路。厚膜集成电路工艺用丝网印刷工艺将电阻、介质和导体涂料淀积在氧化铝、氧化铍陶瓷或碳化硅衬底上。淀积过程是使用一细目丝网，制作各种膜的图案。这种图案用照相方法制成，凡是不淀积涂料的地方，均用乳胶阻住网孔。氧化铝基片经过清洗后印刷导电涂料，制成内连接线、电阻终端焊接区、芯片粘附区、电容器的底电极和导体膜。制件经干燥后，在750～950℃间的温度焙烧成形，挥发掉胶合剂，烧结导体材料，随后用印刷和烧成工艺制出电阻、电容、跨接、绝缘体和色封层。有源器件用低共熔焊、再流焊、低熔点凸点倒装焊或梁式引线等工艺制作，然后装在烧好的基片上，焊上引线便制成厚膜电路。厚膜电路的膜层厚度一般为 7～40微米。用厚膜工艺制备多层布线的工艺比较方便，多层工艺相容性好，可以大大提高二次集成的组装密度。此外，等离子喷涂、火焰喷涂、印贴工艺等都是新的厚膜工艺技术。与薄膜集成电路相仿，厚膜集成电路由于厚膜晶体管尚不能实用，实际上也是采用混合工艺。单片集成电路和薄膜与厚膜集成电路这三种工艺方式各有特点，可以互相补充。通用电路和标准电路的数量大，可采用单片集成电路。需要量少的或是非标准电路，一般选用混合工艺方式，也就是采用标准化的单片集成电路，加上有源和无源元件的混合集成电路。厚膜、薄膜集成电路在某些应用中是互相交叉的。厚膜工艺所用工艺设备比较简易，电路设计灵活，生产周期短，散热良好，所以在高压、大功率和无源元件公差要求不太苛刻的电路中使用较为广泛。另外，由于厚膜电路在工艺制造上容易实现多层布线，在超出单片集成电路能力所及的较复杂的应用方面，可将大规模集成电路芯片组装成超大规模集成电路，也可将单功能或多功能单片集成电路芯片组装成多功能的部件甚至小的整机。单片集成电路除向更高集成度发展外，也正在向着大功率、线性、高频电路和模拟电路方面发展。不过,在微波集成电路、较大功率集成电路方面，薄膜、厚膜混合集成电路还具有优越性。在具体的选用上，往往将各类单片集成电路和厚膜、薄膜集成工艺结合在一起，特别如精密电阻网络和阻容网络基片粘贴于由厚膜电阻和导带组装成的基片上，装成一个复杂的完整的电路。必要时甚至可配接上个别超小型元件，组成部件或整机。
集成电路属于电子信息类。电子信息是一个大类别，包括了以下热门专业：1 半导体；2 计算机；3 软件；4 通讯；5 数字家电。随着电子技术的不断发展和电子产品的不断丰富，电子信息涵盖的内容还在不断增加。
集成电路芯片封装技术浅谈 自从美国Intel公司1971年设计制造出4位微处a理器芯片以来，在20多年时间内，CPU从Intel4004、80286、80386、80486发展到Pentium和PentiumⅡ，数位从4位、8位、16位、32位发展到64位;主频从几兆到今天的400MHz以上，接近GHz;CPU芯片里集成的晶体管数由2000个跃升到500万个以上;半导体制造技术的规模由SSI、MSI、LSI、VLSI达到 ULSI。封装的输入/输出（I/O）引脚从几十根，逐渐增加到几百根，下世纪初可能达2千根。这一切真是一个翻天覆地的变化。 对于CPU，读者已经很熟悉了，286、386、486、Pentium、Pentium Ⅱ、Celeron、K6、K6-2 ……相信您可以如数家珍似地列出一长串。但谈到CPU和其他大规模集成电路的封装，知道的人未必很多。所谓封装是指安装半导体集成电路芯片用的外壳，它不仅起着安放、固定、密封、保护芯片和增强电热性能的作用，而且还是沟通芯片内部世界与外部电路的桥梁--芯片上的接点用导线连接到封装外壳的引脚上，这些引脚又通过印制板上的导线与其他器件建立连接。因此，封装对CPU和其他LSI集成电路都起着重要的作用。新一代CPU的出现常常伴随着新的封装形式的使用。 芯片的封装技术已经历了好几代的变迁，从DIP、QFP、PGA、BGA到CSP再到MCM，技术指标一代比一代先进，包括芯片面积与封装面积之比越来越接近于1，适用频率越来越高，耐温性能越来越好，引脚数增多，引脚间距减小，重量减小，可靠性提高，使用更加方便等等。 下面将对具体的封装形式作详细说明。 一、DIP封装 70年代流行的是双列直插封装，简称DIP(Dual In-line Package)。DIP封装结构具有以下特点: 适合PCB的穿孔安装; 比TO型封装(图1)易于对PCB布线; 操作方便。 DIP封装结构形式有:多层陶瓷双列直插式DIP，单层陶瓷双列直插式DIP，引线框架式DIP(含玻璃陶瓷封接式，塑料包封结构式，陶瓷低熔玻璃封装式)，如图2所示。 衡量一个芯片封装技术先进与否的重要指标是芯片面积与封装面积之比，这个比值越接近1越好。以采用40根I/O引脚塑料包封双列直插式封装(PDIP)的CPU为例，其芯片面积/封装面积=3×3/24×50=1：86,离1相差很远。不难看出，这种封装尺寸远比芯片大，说明封装效率很低，占去了很多有效安装面积。 Intel公司这期间的CPU如8086、80286都采用PDIP封装。 二、芯片载体封装 80年代出现了芯片载体封装，其中有陶瓷无引线芯片载体LCCC(Leadless Ceramic Chip Carrier)、塑料有引线芯片载体PLCC(Plastic Leaded Chip Carrier)、小尺寸封装SOP(Small Outline Package)、塑料四边引出扁平封装PQFP(Plastic Quad Flat Package)，封装结构形式如图3、图4和图5所示。 以5mm焊区中心距，208根I/O引脚的QFP封装的CPU为例，外形尺寸28×28mm，芯片尺寸10×10mm，则芯片面积/封装面积=10×10/28×28=1：8，由此可见QFP比DIP的封装尺寸大大减小。QFP的特点是: 适合用SMT表面安装技术在PCB上安装布线; 封装外形尺寸小，寄生参数减小，适合高频应用; 操作方便; 可靠性高。 在这期间，Intel公司的CPU，如Intel 80386就采用塑料四边引出扁平封装PQFP。 三、BGA封装 90年代随着集成技术的进步、设备的改进和深亚微米技术的使用，LSI、VLSI、ULSI相继出现，硅单芯片集成度不断提高，对集成电路封装要求更加严格，I/O引脚数急剧增加，功耗也随之增大。为满足发展的需要，在原有封装品种基础上，又增添了新的品种--球栅阵列封装，简称BGA(Ball Grid Array Package)。如图6所示。 BGA一出现便成为CPU、南北桥等VLSI芯片的高密度、高性能、多功能及高I/O引脚封装的最佳选择。其特点有: I/O引脚数虽然增多，但引脚间距远大于QFP，从而提高了组装成品率; 虽然它的功耗增加，但BGA能用可控塌陷芯片法焊接，简称C4焊接，从而可以改善它的电热性能: 厚度比QFP减少1/2以上，重量减轻3/4以上; 寄生参数减小，信号传输延迟小，使用频率大大提高; 组装可用共面焊接，可靠性高; BGA封装仍与QFP、PGA一样，占用基板面积过大; Intel公司对这种集成度很高(单芯片里达300万只以上晶体管)，功耗很大的CPU芯片，如Pentium、Pentium Pro、Pentium Ⅱ采用陶瓷针栅阵列封装CPGA和陶瓷球栅阵列封装CBGA，并在外壳上安装微型排风扇散热，从而达到电路的稳定可靠工作。 四、面向未来的新的封装技术 BGA封装比QFP先进，更比PGA好，但它的芯片面积/封装面积的比值仍很低。 Tessera公司在BGA基础上做了改进，研制出另一种称为μBGA的封装技术，按5mm焊区中心距，芯片面积/封装面积的比为1:4，比BGA前进了一大步。 1994年9月日本三菱电气研究出一种芯片面积/封装面积=1:1的封装结构，其封装外形尺寸只比裸芯片大一点点。也就是说，单个IC芯片有多大，封装尺寸就有多大，从而诞生了一种新的封装形式，命名为芯片尺寸封装，简称CSP(Chip Size Package或Chip Scale Package)。CSP封装具有以下特点: 满足了LSI芯片引出脚不断增加的需要; 解决了IC裸芯片不能进行交流参数测试和老化筛选的问题; 封装面积缩小到BGA的1/4至1/10，延迟时间缩小到极短。 曾有人想，当单芯片一时还达不到多种芯片的集成度时，能否将高集成度、高性能、高可靠的CSP芯片(用LSI或IC)和专用集成电路芯片(ASIC)在高密度多层互联基板上用表面安装技术(SMT)组装成为多种多样电子组件、子系统或系统。由这种想法产生出多芯片组件MCM(Multi Chip Model)。它将对现代化的计算机、自动化、通讯业等领域产生重大影响。MCM的特点有: 封装延迟时间缩小，易于实现组件高速化; 缩小整机/组件封装尺寸和重量，一般体积减小1/4，重量减轻1/3; 可靠性大大提高。 随着LSI设计技术和工艺的进步及深亚微米技术和微细化缩小芯片尺寸等技术的使用，人们产生了将多个LSI芯片组装在一个精密多层布线的外壳内形成MCM产品的想法。进一步又产生另一种想法:把多种芯片的电路集成在一个大圆片上，从而又导致了封装由单个小芯片级转向硅圆片级(wafer level)封装的变革，由此引出系统级芯片SOC(System On Chip)和电脑级芯片PCOC(PC On Chip)。 随着CPU和其他ULSI电路的进步，集成电路的封装形式也将有相应的发展，而封装形式的进步又将反过来促成芯片技术向前发展。
哪些方面的？
工程硕士的学位论文的选题可以直接来源于生产实际或具有明确的生产背景和应用价值。学位论文选题应具有一定的先进性和技术难度，能体现工程硕士研究生综合运用科学理论、方法和技术手段解决工程实际问题的能力。学位论文选题可以是一个完整的集成电路工程项目，可以是工程技术研究专题，也可以是新工艺、新设备、新材料、集成电路与系统芯片新产品的研制与开发。学位论文应包括：课题意义的说明、国内外动态、设计方案的比较与评估、需要解决的主要问题和途径、本人在课题中所做的工作、理论分析、设计计算书、测试装置和试验手段、计算程序、试验数据处理、必要的图纸、图表曲线与结论、结果的技术和经济效果分析、所引用的参考文献等，与他人合作或前人基础上继续进行的课题，必须在论文中明确指出本人所做的工作。
集成电路芯片封装技术浅谈 自从美国Intel公司1971年设计制造出4位微处a理器芯片以来，在20多年时间内，CPU从Intel4004、80286、80386、80486发展到Pentium和PentiumⅡ，数位从4位、8位、16位、32位发展到64位;主频从几兆到今天的400MHz以上，接近GHz;CPU芯片里集成的晶体管数由2000个跃升到500万个以上;半导体制造技术的规模由SSI、MSI、LSI、VLSI达到 ULSI。封装的输入/输出（I/O）引脚从几十根，逐渐增加到几百根，下世纪初可能达2千根。这一切真是一个翻天覆地的变化。 对于CPU，读者已经很熟悉了，286、386、486、Pentium、Pentium Ⅱ、Celeron、K6、K6-2 ……相信您可以如数家珍似地列出一长串。但谈到CPU和其他大规模集成电路的封装，知道的人未必很多。所谓封装是指安装半导体集成电路芯片用的外壳，它不仅起着安放、固定、密封、保护芯片和增强电热性能的作用，而且还是沟通芯片内部世界与外部电路的桥梁--芯片上的接点用导线连接到封装外壳的引脚上，这些引脚又通过印制板上的导线与其他器件建立连接。因此，封装对CPU和其他LSI集成电路都起着重要的作用。新一代CPU的出现常常伴随着新的封装形式的使用。 芯片的封装技术已经历了好几代的变迁，从DIP、QFP、PGA、BGA到CSP再到MCM，技术指标一代比一代先进，包括芯片面积与封装面积之比越来越接近于1，适用频率越来越高，耐温性能越来越好，引脚数增多，引脚间距减小，重量减小，可靠性提高，使用更加方便等等。 下面将对具体的封装形式作详细说明。 一、DIP封装 70年代流行的是双列直插封装，简称DIP(Dual In-line Package)。DIP封装结构具有以下特点: 适合PCB的穿孔安装; 比TO型封装(图1)易于对PCB布线; 操作方便。 DIP封装结构形式有:多层陶瓷双列直插式DIP，单层陶瓷双列直插式DIP，引线框架式DIP(含玻璃陶瓷封接式，塑料包封结构式，陶瓷低熔玻璃封装式)，如图2所示。 衡量一个芯片封装技术先进与否的重要指标是芯片面积与封装面积之比，这个比值越接近1越好。以采用40根I/O引脚塑料包封双列直插式封装(PDIP)的CPU为例，其芯片面积/封装面积=3×3/24×50=1：86,离1相差很远。不难看出，这种封装尺寸远比芯片大，说明封装效率很低，占去了很多有效安装面积。 Intel公司这期间的CPU如8086、80286都采用PDIP封装。 二、芯片载体封装 80年代出现了芯片载体封装，其中有陶瓷无引线芯片载体LCCC(Leadless Ceramic Chip Carrier)、塑料有引线芯片载体PLCC(Plastic Leaded Chip Carrier)、小尺寸封装SOP(Small Outline Package)、塑料四边引出扁平封装PQFP(Plastic Quad Flat Package)，封装结构形式如图3、图4和图5所示。 以5mm焊区中心距，208根I/O引脚的QFP封装的CPU为例，外形尺寸28×28mm，芯片尺寸10×10mm，则芯片面积/封装面积=10×10/28×28=1：8，由此可见QFP比DIP的封装尺寸大大减小。QFP的特点是: 适合用SMT表面安装技术在PCB上安装布线; 封装外形尺寸小，寄生参数减小，适合高频应用; 操作方便; 可靠性高。 在这期间，Intel公司的CPU，如Intel 80386就采用塑料四边引出扁平封装PQFP。 三、BGA封装 90年代随着集成技术的进步、设备的改进和深亚微米技术的使用，LSI、VLSI、ULSI相继出现，硅单芯片集成度不断提高，对集成电路封装要求更加严格，I/O引脚数急剧增加，功耗也随之增大。为满足发展的需要，在原有封装品种基础上，又增添了新的品种--球栅阵列封装，简称BGA(Ball Grid Array Package)。如图6所示。 BGA一出现便成为CPU、南北桥等VLSI芯片的高密度、高性能、多功能及高I/O引脚封装的最佳选择。其特点有: I/O引脚数虽然增多，但引脚间距远大于QFP，从而提高了组装成品率; 虽然它的功耗增加，但BGA能用可控塌陷芯片法焊接，简称C4焊接，从而可以改善它的电热性能: 厚度比QFP减少1/2以上，重量减轻3/4以上; 寄生参数减小，信号传输延迟小，使用频率大大提高; 组装可用共面焊接，可靠性高; BGA封装仍与QFP、PGA一样，占用基板面积过大; Intel公司对这种集成度很高(单芯片里达300万只以上晶体管)，功耗很大的CPU芯片，如Pentium、Pentium Pro、Pentium Ⅱ采用陶瓷针栅阵列封装CPGA和陶瓷球栅阵列封装CBGA，并在外壳上安装微型排风扇散热，从而达到电路的稳定可靠工作。 四、面向未来的新的封装技术 BGA封装比QFP先进，更比PGA好，但它的芯片面积/封装面积的比值仍很低。 Tessera公司在BGA基础上做了改进，研制出另一种称为μBGA的封装技术，按5mm焊区中心距，芯片面积/封装面积的比为1:4，比BGA前进了一大步。 1994年9月日本三菱电气研究出一种芯片面积/封装面积=1:1的封装结构，其封装外形尺寸只比裸芯片大一点点。也就是说，单个IC芯片有多大，封装尺寸就有多大，从而诞生了一种新的封装形式，命名为芯片尺寸封装，简称CSP(Chip Size Package或Chip Scale Package)。CSP封装具有以下特点: 满足了LSI芯片引出脚不断增加的需要; 解决了IC裸芯片不能进行交流参数测试和老化筛选的问题; 封装面积缩小到BGA的1/4至1/10，延迟时间缩小到极短。 曾有人想，当单芯片一时还达不到多种芯片的集成度时，能否将高集成度、高性能、高可靠的CSP芯片(用LSI或IC)和专用集成电路芯片(ASIC)在高密度多层互联基板上用表面安装技术(SMT)组装成为多种多样电子组件、子系统或系统。由这种想法产生出多芯片组件MCM(Multi Chip Model)。它将对现代化的计算机、自动化、通讯业等领域产生重大影响。MCM的特点有: 封装延迟时间缩小，易于实现组件高速化; 缩小整机/组件封装尺寸和重量，一般体积减小1/4，重量减轻1/3; 可靠性大大提高。 随着LSI设计技术和工艺的进步及深亚微米技术和微细化缩小芯片尺寸等技术的使用，人们产生了将多个LSI芯片组装在一个精密多层布线的外壳内形成MCM产品的想法。进一步又产生另一种想法:把多种芯片的电路集成在一个大圆片上，从而又导致了封装由单个小芯片级转向硅圆片级(wafer level)封装的变革，由此引出系统级芯片SOC(System On Chip)和电脑级芯片PCOC(PC On Chip)。 随着CPU和其他ULSI电路的进步，集成电路的封装形式也将有相应的发展，而封装形式的进步又将反过来促成芯片技术向前发展。
知道了，这个我们有多年经所以可以满足你的需求所以你可以考虑我们
工程硕士的学位论文的选题可以直接来源于生产实际或具有明确的生产背景和应用价值。学位论文选题应具有一定的先进性和技术难度，能体现工程硕士研究生综合运用科学理论、方法和技术手段解决工程实际问题的能力。学位论文选题可以是一个完整的集成电路工程项目，可以是工程技术研究专题，也可以是新工艺、新设备、新材料、集成电路与系统芯片新产品的研制与开发。学位论文应包括：课题意义的说明、国内外动态、设计方案的比较与评估、需要解决的主要问题和途径、本人在课题中所做的工作、理论分析、设计计算书、测试装置和试验手段、计算程序、试验数据处理、必要的图纸、图表曲线与结论、结果的技术和经济效果分析、所引用的参考文献等，与他人合作或前人基础上继续进行的课题，必须在论文中明确指出本人所做的工作。
专业芯片设计，可以帮你 私信我
集成电路芯片封装技术浅谈 自从美国Intel公司1971年设计制造出4位微处a理器芯片以来，在20多年时间内，CPU从Intel4004、80286、80386、80486发展到Pentium和PentiumⅡ，数位从4位、8位、16位、32位发展到64位;主频从几兆到今天的400MHz以上，接近GHz;CPU芯片里集成的晶体管数由2000个跃升到500万个以上;半导体制造技术的规模由SSI、MSI、LSI、VLSI达到 ULSI。封装的输入/输出（I/O）引脚从几十根，逐渐增加到几百根，下世纪初可能达2千根。这一切真是一个翻天覆地的变化。 对于CPU，读者已经很熟悉了，286、386、486、Pentium、Pentium Ⅱ、Celeron、K6、K6-2 ……相信您可以如数家珍似地列出一长串。但谈到CPU和其他大规模集成电路的封装，知道的人未必很多。所谓封装是指安装半导体集成电路芯片用的外壳，它不仅起着安放、固定、密封、保护芯片和增强电热性能的作用，而且还是沟通芯片内部世界与外部电路的桥梁--芯片上的接点用导线连接到封装外壳的引脚上，这些引脚又通过印制板上的导线与其他器件建立连接。因此，封装对CPU和其他LSI集成电路都起着重要的作用。新一代CPU的出现常常伴随着新的封装形式的使用。 芯片的封装技术已经历了好几代的变迁，从DIP、QFP、PGA、BGA到CSP再到MCM，技术指标一代比一代先进，包括芯片面积与封装面积之比越来越接近于1，适用频率越来越高，耐温性能越来越好，引脚数增多，引脚间距减小，重量减小，可靠性提高，使用更加方便等等。 下面将对具体的封装形式作详细说明。 一、DIP封装 70年代流行的是双列直插封装，简称DIP(Dual In-line Package)。DIP封装结构具有以下特点: 适合PCB的穿孔安装; 比TO型封装(图1)易于对PCB布线; 操作方便。 DIP封装结构形式有:多层陶瓷双列直插式DIP，单层陶瓷双列直插式DIP，引线框架式DIP(含玻璃陶瓷封接式，塑料包封结构式，陶瓷低熔玻璃封装式)，如图2所示。 衡量一个芯片封装技术先进与否的重要指标是芯片面积与封装面积之比，这个比值越接近1越好。以采用40根I/O引脚塑料包封双列直插式封装(PDIP)的CPU为例，其芯片面积/封装面积=3×3/24×50=1：86,离1相差很远。不难看出，这种封装尺寸远比芯片大，说明封装效率很低，占去了很多有效安装面积。 Intel公司这期间的CPU如8086、80286都采用PDIP封装。 二、芯片载体封装 80年代出现了芯片载体封装，其中有陶瓷无引线芯片载体LCCC(Leadless Ceramic Chip Carrier)、塑料有引线芯片载体PLCC(Plastic Leaded Chip Carrier)、小尺寸封装SOP(Small Outline Package)、塑料四边引出扁平封装PQFP(Plastic Quad Flat Package)，封装结构形式如图3、图4和图5所示。 以5mm焊区中心距，208根I/O引脚的QFP封装的CPU为例，外形尺寸28×28mm，芯片尺寸10×10mm，则芯片面积/封装面积=10×10/28×28=1：8，由此可见QFP比DIP的封装尺寸大大减小。QFP的特点是: 适合用SMT表面安装技术在PCB上安装布线; 封装外形尺寸小，寄生参数减小，适合高频应用; 操作方便; 可靠性高。 在这期间，Intel公司的CPU，如Intel 80386就采用塑料四边引出扁平封装PQFP。 三、BGA封装 90年代随着集成技术的进步、设备的改进和深亚微米技术的使用，LSI、VLSI、ULSI相继出现，硅单芯片集成度不断提高，对集成电路封装要求更加严格，I/O引脚数急剧增加，功耗也随之增大。为满足发展的需要，在原有封装品种基础上，又增添了新的品种--球栅阵列封装，简称BGA(Ball Grid Array Package)。如图6所示。 BGA一出现便成为CPU、南北桥等VLSI芯片的高密度、高性能、多功能及高I/O引脚封装的最佳选择。其特点有: I/O引脚数虽然增多，但引脚间距远大于QFP，从而提高了组装成品率; 虽然它的功耗增加，但BGA能用可控塌陷芯片法焊接，简称C4焊接，从而可以改善它的电热性能: 厚度比QFP减少1/2以上，重量减轻3/4以上; 寄生参数减小，信号传输延迟小，使用频率大大提高; 组装可用共面焊接，可靠性高; BGA封装仍与QFP、PGA一样，占用基板面积过大; Intel公司对这种集成度很高(单芯片里达300万只以上晶体管)，功耗很大的CPU芯片，如Pentium、Pentium Pro、Pentium Ⅱ采用陶瓷针栅阵列封装CPGA和陶瓷球栅阵列封装CBGA，并在外壳上安装微型排风扇散热，从而达到电路的稳定可靠工作。 四、面向未来的新的封装技术 BGA封装比QFP先进，更比PGA好，但它的芯片面积/封装面积的比值仍很低。 Tessera公司在BGA基础上做了改进，研制出另一种称为μBGA的封装技术，按5mm焊区中心距，芯片面积/封装面积的比为1:4，比BGA前进了一大步。 1994年9月日本三菱电气研究出一种芯片面积/封装面积=1:1的封装结构，其封装外形尺寸只比裸芯片大一点点。也就是说，单个IC芯片有多大，封装尺寸就有多大，从而诞生了一种新的封装形式，命名为芯片尺寸封装，简称CSP(Chip Size Package或Chip Scale Package)。CSP封装具有以下特点: 满足了LSI芯片引出脚不断增加的需要; 解决了IC裸芯片不能进行交流参数测试和老化筛选的问题; 封装面积缩小到BGA的1/4至1/10，延迟时间缩小到极短。 曾有人想，当单芯片一时还达不到多种芯片的集成度时，能否将高集成度、高性能、高可靠的CSP芯片(用LSI或IC)和专用集成电路芯片(ASIC)在高密度多层互联基板上用表面安装技术(SMT)组装成为多种多样电子组件、子系统或系统。由这种想法产生出多芯片组件MCM(Multi Chip Model)。它将对现代化的计算机、自动化、通讯业等领域产生重大影响。MCM的特点有: 封装延迟时间缩小，易于实现组件高速化; 缩小整机/组件封装尺寸和重量，一般体积减小1/4，重量减轻1/3; 可靠性大大提高。 随着LSI设计技术和工艺的进步及深亚微米技术和微细化缩小芯片尺寸等技术的使用，人们产生了将多个LSI芯片组装在一个精密多层布线的外壳内形成MCM产品的想法。进一步又产生另一种想法:把多种芯片的电路集成在一个大圆片上，从而又导致了封装由单个小芯片级转向硅圆片级(wafer level)封装的变革，由此引出系统级芯片SOC(System On Chip)和电脑级芯片PCOC(PC On Chip)。 随着CPU和其他ULSI电路的进步，集成电路的封装形式也将有相应的发展，而封装形式的进步又将反过来促成芯片技术向前发展。
我感觉,如果你学过MOS工艺的话,最好选择MOS结构的分析和设计及优化没学过工艺的话你可以搞电路设计方面的题目,最好是学习应用相关的软件,这很重要而且电路设计人员现在急缺 对于模拟电路和数字电路,你自己来选择,但我可以给你提出参考: 数字电路是近些年比较流行的,很多模拟电路方面的问题已经开始向数字方面转化,但是数字电路设计比较容易,对设计人员的技术要求没有模拟电路高模拟电路虽然起源较早,但它技术含量高,很多地方数字是无法取代模拟的所以,如果成为一名优秀的模拟电路设计人员,应该是难得而珍贵的 有空的话可以到我的空间里看看,有什么要问的到我的空间里留言就行了
议论文的论点在文章中用明确的语句表达出来，我们只要把它们找出来即可；有的则没有用明确的语句直接表述出来，需要读者自己去提取、概括
工程硕士的学位论文的选题可以直接来源于生产实际或具有明确的生产背景和应用价值。学位论文选题应具有一定的先进性和技术难度，能体现工程硕士研究生综合运用科学理论、方法和技术手段解决工程实际问题的能力。学位论文选题可以是一个完整的集成电路工程项目，可以是工程技术研究专题，也可以是新工艺、新设备、新材料、集成电路与系统芯片新产品的研制与开发。学位论文应包括：课题意义的说明、国内外动态、设计方案的比较与评估、需要解决的主要问题和途径、本人在课题中所做的工作、理论分析、设计计算书、测试装置和试验手段、计算程序、试验数据处理、必要的图纸、图表曲线与结论、结果的技术和经济效果分析、所引用的参考文献等，与他人合作或前人基础上继续进行的课题，必须在论文中明确指出本人所做的工作。